## ® BUNDESREPUBLIK DEUTSCHLAND



DEUTSCHES
PATENT- UND
MARKENAMT

# <sup>10</sup> Patentschrift<sup>10</sup> DE 199 54 888 C 2

(2i) Aktenzeichen:

199 54 888.9-33

② Anmeldetag:

15. 11. 1999

4 Offenlegungstag:

23. 5. 2001

45 Veröffentlichungstag

der Patenterteilung: 10. 1. 2002

(5) Int. Cl.<sup>7</sup>: H 01 L 23/055

H 01 L 23/12 H 01 L 23/50 H 01 L 23/28



Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

- Patentinhaber: Infineon Technologies AG, 81669 München, DE
- Wertreter:

PAe Reinhard, Skuhra, Weise & Partner, 80801 München (2) Erfinder:

Kahlisch, Knut, 01109 Dresden, DE; Strutz, Volker, 93105 Tegernheim, DE

(f) Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:


US

59 20 118

08 10 655 A2

JP 11097569 A in Patent Abstracts of Japan;

- Verpackung für einen Halbleiterchip
- Verpackung für einen Halbleiterchip, insbesondere für CSP, µBGA oder FBGA Verpackungen, mit einer Trägerplatine aus einem Polyimid, wobei die Trägerplatine einen zentralen Schlitz aufweist und auf einer Seite mit Leitbahnen und einem Micro-Ball Grid Array sowie auf der anderen Seite neben dem Schlitz mit mehreren Reihen von Abstandshaltern, die den Halbleiterchip durch Chipkleben aufnehmen, versehen ist und bei dem die Bondpads linienförmig zentral auf dem Halbleiterchip angeordnet und über durch den Schlitz geführte Kontaktbrükken mit den Leiterbahnen auf der Trägerplatine verbunden sind, wobei auf der Trägerplatine (1) auf der Seite der Abstandshalter (8) ein den Schlitz (5) unmittelbar umgebender Rahmen (9) vorgesehen ist, der die gleiche Höhe aufweist, wie die Abstandshalter (8) und der zumindest auf der Chipseite eine Klebekante aufweist und daß der Schlitz (5) und der diesen umgebende Rahmen (9) wenigstens teilweise mit einer Vergußmasse verfüllt ist.



#### Beschreibung

[0001] Die Erfindung betrifft eine Verpackung für einen Halbleiterchip, insbesondere für CSP, µBGA oder FBGA Verpackungen, mit einer Trägerplatine, wobei die Trägerplatine einen zentralen Schlitz aufweist und auf einer Seite mit Leitbahnen und einem Micro-Ball Grid Array versehen ist und bei dem die Bondpads linienförmig zentral auf dem Halbleiterchip angeordnet und über durch den Schlitz geführte Kontaktbrücken mit den Leiterbahnen auf der Träger 10 platine verbunden sind,

auf der Trägerplatine auf der Chip zugewandten Seite ein den Schlitz unmittelbar umgebender Rahmen vorgesehen ist, der zumindest auf der Chipseite eine Klebekante aufweist und daß der Schlitz und der diesen umgebende Rahmen wenigstens teilweise mit einer Vergußmasse verfüllt ist. [0002] Die US 5,920,118 und die EP 0,810,655 A2 offenbaren solche LOC-Verpackungen für Ball-Grid-Arrays. Als Beispiel für mehrere Reihen von Abstandshaltern, die einen 20 Chip aufnehmen und die unterschiedliche Temperaturausdehnungskoeffizienten ausgleichen, sei die JP 11 097 569 A angeführt.

[0003] Derartige Verpackungen, bei denen der Zwischenraum zwischen Halbleiterchip und Trägerplatine zumindest 25 teilweise mit einem Silikon ausgefüllt ist, müssen extreme Anforderungen bezüglich Streßabsorption erfüllen. Insbesondere müssen thermisch bedingte Spannungen, bedingt durch unterschiedliche Ausdehnungskoeffizienten (CTE) einzelner Komponenten der Verpackung, verhindert, oder 30 zumindest weitgehend ausgeglichen werden. Eine andere gattungsmäßige Verpackung für einen Halbleiterchip beinhaltet eine Trägerplatine aus einem Polyimid, wobei die Trägerplatine einen zentralen Schlitz oder Ausnehmung (Slot) aufweist und auf einer Seite mit Leitbahnen und einem Mi- 35 cro-Ball Grid Array sowie auf der anderen Seite neben dem Schlitz mit mehreren Reihen von Abstandshaltern (Nubbins) zur Aufnahme des Halbleiterchips durch Chipkleben versehen ist und bei dem die Bondpads linienförmig zentral auf dem Halbleiterchip angeordnet und über durch den 40 Schlitz geführte Kontaktbrücken mit den Leiterbahnen auf der Trägerplatine verbunden sind.

[0004] Mit der eingangs beschriebenen Struktur einer Verpackung gelingt es, diese Anforderungen weitgehend zu erfüllen, allerdings mit dem Nachteil einer sehr aufwendigen 45 und zeitintensiven Herstellungstechnologie.

[0005] Etwas vereinfacht dargestellt, sind eine Reihe von Prozeßschritten bei der oben genannten Verpackung erforderlich, die zunächst mit der Bereitstellung einer geeigneten Trägerplatine (Polyimidframe) beginnen. Um eine größere 50 Anzahl von Halbleiterchips gleichzeitig verpacken zu können, ist die Trägerplatine in eine entsprechende Anzahl von vollkommen identisch strukturierten Einzelbereichen eingeteilt. Jeder Einzelbereich enthält dabei die nötigen Leitbahnen und Kontaktinseln auf einer Seite einerseits und eine 55 ausreichende Anzahl von Abstandshaltern (Nubbins) zur Aufnahme eines Halbleiterchips andererseits. Diese Abstandshalter, auf denen im weiteren Herstellungsprozeß dann das Halbleiterchip durch Chipklehen (Diehonden) befestigt wird, dienen der Streßabsorption und insbesondere 60 dem Ausgleich nicht vermeidbarer thermischer Spannungen. Üblicherweise werden die Leitbahnen, Kontaktinseln und die Abstandshalter durch Drucken auf die Trägerplatine aufgebracht.

[0006] Um eine leichte Vereinzelung der Einzelbereiche 65 zu ermöglichen, sind diese mit Aussparungen umgeben, die sich nahezu jeweils über die gesamte Kantenlänge des Einzelbereiches erstrecken und durch Sollbruchstellen begrenzt

sind. Weiterhin ist jeder Einzelbereich mit einem zentralen Schlitz versehen, der den Bondinselbereich des Halbleiterchips freiläßt. Damit können nach dem Chipkleben elektrische Verbindungen von den Bondinseln auf dem Halbleiterchip zu den Leitbahnen auf dem Trägerelement durch Leadbonden oder Den behanden bewertellt werden. Bis der

bonden oder Drahtbonden hergestellt werden. Die bereits erwähnten Abstandshalter sind auf der Trägerplatine rasterförmig in parallelen Reihen angeordnet, die sich parallel zum

Schlitz erstrecken.

[0007] Da diese Struktur, die bei CSP, MBGA oder FBGA-Verpackungen grundsätzlich ähnlich ist, noch relativ streßempfindlich ist, erfolgt nach dem mechanischen und elektrischen Verbinden der Komponenten noch ein Verschluß sämtlicher Hohlräume. Das betrifft insbesondere den mechanisch äußerst empfindlichen Bereich, in dem sich die Kontaktbrücken befinden.

[0008] Dieser Verschluß (Encapsulation) wird üblicherweise mit einem Silikon durchgeführt, das sehr dünnflüssig sein muß. Das Silikon wird mit einem Dispenser in den Bondkanal eingefüllt und verteilt sich infolge der Kapillarwirkung zwischen dem Halbleiterchip und dem Trägerelement, wobei gleichzeitig die die Abstandshalter mit eingehüllt werden. Da das Silikon sehr dünnflüssig sein muß, würde dieses auch durch die Aussparungen zwischen den Sollbruchstellen fließen und nach unten aus dem Trägerelement herauslaufen. Da dieser Vorgang unbedingt verhindert werden muß, ist es erforderlich, das Trägerelement in einem vorbereitenden Schritt auf seiner Unterseite mit einer dünnen Folie zu laminieren. Diese Folie muß einerseits genügend temperaturstabil sein und muß insbesondere rückstandsfrei entfernbar sein.

[0009] Das erforderliche dünnflüssige Silikon besitzt außerdem noch den Nachteil, daß es nicht möglich ist, einen CTE zu realisieren, der mit dem von Silizium vergleichbar ist. Das liegt daran, daß wegen der erforderlichen Dünnflüssigkeit kaum Zusatzstoffe beigemischt werden können.

[0010] Nach dem schon zeitaufwendigen Verschluß muß dann noch eine Entgasung der Anordnung in einer Vakuum-kammer, ein sogenanntes Vakuumwait, vorgenommen werden. Anschließend ist dann die Folie wieder zu entfernen (Prozeßschritt Peelen), wonach dann die Vereinzelung der Einzelbereiche zu einzelnen Bauelementen vorgenommen werden kann.

[0011] Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine Verpackung für einen Halbleiterchip zu realisieren, die mit weniger Prozeßschritten kostengünstiger hergestellt werden kann und mit der eine wesentlich bessere Streßabsorption erreicht werden kann.

[0012] Die der Erfindung zugrundeliegende Aufgabenstellung wird durch den Gegenstand des Anspruchs 1 gelöst. [0013] Bei einer derartig ausgestalteten Trägerplatine wird beim Verfüllen des Bondkanales mit einem Silikon zuverlässig verhindert, daß dieses sich auch zwischen dem Halbleiterchip und der Trägerplatine verteilen kann. Das hat den erheblichen Vorteil, daß bei der Herstellung der Verpakkung eine Reihe von zeitintensiven Prozeßschritten eingespart werden kann. Dies sind insbesondere die Schritte Laminieren, Vakuumwait und Peelen. Der Rahmen kann einfach anstelle der dem Schlitz unmittelhar benachbarten Reihe von Abstandshaltern auf der Trägerplatine positioniert werden.

[0014] Dies kann beispielsweise dadurch erfolgen, daß ein Rahmen separat hergestellt wird und anschließend mit der Trägerplatine verklebt wird. Eine derartige Arbeitsweise ist allerdings nur bei geringen Stückzahlen sinnvoll.

[0015] Einfacher ist es natürlich, wenn der Rahmen entsprechend eines Ausführungsbeispiels der Erfindung ebenso wie die Abstandshalter auf die Trägerplatine gleichzeitig mit diesen aufgedruckt wird. Damit kann der Fertigungsaufwand auf einem Minimum gehalten werden.

[0016] Die Vergußmasse kann wie üblich aus Silikon bestehen, wobei es bei Bedarf nunmehr möglich ist, dick- oder dünnflüssiges Silikon einzusetzen. Die Verwendung von besonders dünnflüssigem Silikon ist problemlos, da der Rahmen eine ausreichende Abdichtung des Bondkanales gewährleistet.

[0017] Andererseits kann der thermische Ausdehnungskoeffizient der Vergußmasse infolge der erfindungsgemäßen 10 Ausgestaltung des Miniaturgehäuses sehr gut an den thermischen Ausdehnungskoeffizienten des Halbleiterchips angepaßt werden. Die in diesem Fall dickflüssigere Vergußmasse mit schlechten Fließeigenschaften ist lediglich in den Bondkanal einzufüllen, so daß es nicht mehr erforderlich ist, eine 15 Kapillarwirkung während des Einfüllvorganges auszunutzen.

[0018] Das Einfüllen der Vergußmasse in den Bondkanal kann mit einem üblichen Dispenser erfolgen.

[0019] Die Anpassung des Ausdehnungskoeffizienten der 20 Vergußmasse an den Ausdehnungskoeffizienten des Halbleiterchips kann einfach dadurch erfolgen, daß der Vergußmasse ein ausreichender Anteil an Si-Partikeln beigemischt

[0020] Es ist auch möglich, daß als Vergußmasse ein Glob 25 Top mit ansich schlechten Fließeigenschaften verwendet wird.

[0021] Die Füllhöhe der Vergußmasse ist in dem nach dem Chipkleben gebildeten Bondkanal, der durch den Schlitz und den Rahmen einerseits und durch das gebondete Halb- 30 leiterchip andererseits begrenzt wird, vorteilhafterweise so hoch zu wählen, daß mindestens die Kontaktbrücken durch die Vergußmasse vollständig eingeschlossen sind.

[0022] Da der Bondkanal gegenüber den übrigen Bereichen des Miniaturgehäuses vollkommen abgedichtet ist und 35 somit kein Mengenverlust eintritt, kann die Füllhöhe der Vergußmasse durch Vorgabe der Füllmenge beim Dispensieren bestimmt werden.

[0023] Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen 40 Zeichnung zeigen:

[0024] Fig. 1 eine Draufsicht auf eine schematische Darstellung einer mit einem Rahmen ausgestatteten Trägerpla-

[0025] Fig. 2 eine schematische Schnittdarstellung der 45 Verpackung für ein Halbleiterchip.

[0026] Die aus Fig. 1 ersichtliche Trägerplatine 1 stellt einen Ausschnitt mit einem Einzelbereich 2 dar, wobei die einander benachbarten Einzelbereiche 2 durch Sollbruchstellen 3 und Schlitze 4 gegeneinander abgegrenzt sind. Die 50 8 Abstandshalter (Nubbin) Sollbruchstellen 3 erlauben in Verbindung mit den Schlitzen 4 nach der Fertigstellung der Verpackungen eine einfache Vereinzelung der Einzelbereiche 2 beispielsweise durch Stanzen.

[0027] Jeder Einzelbereich 2 besitzt einen zentralen 55 13 Klebstoff Schlitz 5 und ist auf einer Seite mit Leitbahnen 7 und Landing Pads für das später herzustellende Micro-Ball Grid Array 6 versehen, die bis an den Schlitz 5 heranreichen.

[0028] Das Micro-Ball Grid Array 6 dient zur elektrischen und mechanischen Kontaktierung der kompletten Anord- 60 nung auf einer nicht dargestellten Leiterplatte.

[0029] Weiterhin befinden sich auf der dem Micro-Ball Grid Array 6 gegenüberliegenden Seite der Trägerplatine 1 sogenannte Abstandshalter 8 (Nubbins), die in parallelen Reihen neben dem Schlitz 5 angeordnet sind (Fig. 2). Diese 65 Abstandshalter 8 bestehen üblicherweise aus Silikon. Weiterhin ist ein Rahmen 9 vorgesehen, der den Schlitz 5 umgibt. Der Rahmen 9 besteht ebenfalls aus Silikon und ist da-

bei so ausgebildet, daß dessen Höhe genau der Höhe der Abstandshalter 8 entspricht. Dadurch ist es möglich, einen Halbleiterchip 10 auf den Abstandshaltern 8 und gleichzeitig auf dem Rahmen 9 durch Chipkleben zu befestigen. Die

Befestigung des Halbleiterchips 10 mit einem Klebstoff 13 erfolgt dabei mit der aktiven Seite (also Face down) auf den Abstandshaltern 8 und dem Rahmen 9, wobei die Halbleiterchips 10 mit einer zentralen Reihe von Bondpads 11 versehen sein müssen.

[0030] Die elektrische Verbindung der Bondpads 11 und der Leitbahnen 7 auf der Trägerplatine 1 mit Kontaktbrükken 12 kann wie üblich durch Lead- oder Drahtbonden erfolgen.

Nachdem die elektrische Verbindung hergestellt worden ist, kann in einem abschließenden Schritt das Verfüllen des Bondkanales, der durch den Schlitz 5 und den Rahmen 9 einerseits und das Halbleiterchip 10 andererseits begrenzt wird, vorgenommen werden. Die Füllhöhe der Vergußmasse ist dabei mindestens so hoch zu wählen, daß wenigstens die Kontaktbrücken 12 durch die Vergußmasse vollständig eingeschlossen sind. Die Füllhöhe der Vergußmasse kann einfach durch die Vorgabe der Füllmenge beim Dispensieren bestimmt werden. Das ist dadurch möglich, daß durch den Rahmen 9 eine vollständige Abdichtung des Bondkanales erreicht wird, die das Eindringen der Vergußmasse in den Zwischenraum zwischen Halbleiterchip 10 und Trägerplatine 1 zuverlässig verhindert, so daß kein Mengenverlust eintreten kann.

[0032] Die Vergußmasse kann wie üblich aus Silikon bestehen und dick- oder dünnflüssig sein. Besonders vorteilhaft ist es, daß es infolge des den Schlitz 5 umgebenden Rahmens 9 weiterhin möglich ist, den thermischen Ausdehnungskoeffizienten der Vergußmasse an den thermischen Ausdehnungskoeffizienten des Halbleiterchips 10 anzupassen. Das kann einfach dadurch erfolgen, daß der Vergußmasse ein hoher Anteil an Si-Partikeln beigemischt wird. Die Vergußmasse kann relativ zähflüssig sein, da es nur darauf ankommt, den Bondkanal zu füllen und keinerlei Kapillarwirkung ausgenutzt werden muß.

#### Bezugszeichenliste

- 1 Trägerplatine
- 2 Einzelbereich
- 3 Sollbruchstelle
- 4 Schlitz
- 5 Schlitz (Slot)
- 6 Micro-Ball Grid Array
- 7 Leitbahn
- 9 Rahmen
- 10 Halbleiterchip
- 11 Bondpad
- 12 Kontaktbrücke

### Patentansprüche

1. Verpackung für einen Halbleiterchip, insbesondere für CSP, µBGA oder FBGA Verpackungen, mit einer Trägerplatine aus einem Polyimid, wobei die Trägerplatine einen zentralen Schlitz aufweist und auf einer Seite mit Leitbahnen und einem Micro-Ball Grid Array sowie auf der anderen Seite neben dem Schlitz mit mehreren Reihen von Abstandshaltern, die den Halbleiterchip durch Chipkleben aufnehmen, versehen ist und bei dem die Bondpads linienförmig zentral auf dem Halbleiterchip angeordnet und über durch den Schlitz geführte Kontaktbrücken mit den Leiterbahnen auf der Trägerplatine verbunden sind, wobei auf der Trägerplatine (1) auf der Seite der Abstandshalter (8) ein den Schlitz (5) unmittelbar umgebender Rahmen (9) vorgesehen ist, der die gleiche Höhe aufweist, wie die Abstandshalter (8) und der zumindest auf der Chipseite eine Klebekante aufweist und daß der Schlitz (5) und der diesen umgebende Rahmen (9) wenigstens teilweise mit einer Vergußmasse verfüllt ist.

2. Verpackung nach Anspruch 1, dadurch gekenn- 10 zeichnet, daß der Rahmen (9) mit der Trägerplatine (1)

verklebt ist.

3. Verpackung nach Anspruch 1, dadurch gekennzeichnet, daß der Rahmen (9) ebenso wie die Abstandshalter (8) auf die Trägerplatine aufgedruckt sind.

4. Verpackung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vergußmasse aus Silikon besteht.

5. Verpackung nach Anspruch 4, dadurch gekennzeichnet, daß der thermische Ausdehnungskoeffizient 20 der Vergußmasse an den thermischen Ausdehnungskoeffizienten des Halbleiterchips (10) angepaßt ist.

6. Verpackung nach Anspruch 5, dadurch gekennzeichnet, daß die Vergußmasse einen hohen Anteil an

Si-Partikeln enthält.

7. Verpackung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Vergußmasse als Glob Top ausgebildet ist.

8. Verpackung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Füllhöhe der Verguß- 30 masse in dem nach dem Chipkleben gebildeten Bondkanal, der durch den Schlitz (5) und den Rahmen (9) einerseits und durch das gebondete Halbleiterchip (10) andererseits begrenzt wird, so hoch gewählt ist, daß mindestens die Kontaktbrücken (12) durch die Verguß- 35 masse vollständig eingeschlossen sind.

Hierzu 2 Seite(n) Zeichnungen

50

55


60

Nummer: Int. Cl.<sup>7</sup>:

Veröffentlichungstag:


DE 199 54 888 C2 H 01 L 23/055

10. Januar 2002



Nummer: Int. Cl.<sup>7</sup>: Veröffentlichungstag:

DE 199 54 888 C2 HO1 L 23/055
10. Januar 2002



201 620/243